應屆畢業(yè)生
本科
2025-06-22 02:14:17
947人關注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
主要職責：
1、按照新產品定義制定研發(fā)計劃和技術路線，完成架構設計和模塊定義；
2、完成新產品設計，包括verilog代碼編寫，仿真驗證，支持FPGA功能驗證；
3、數字電路的綜合，時序驗證，版圖布局布線后的時序分析，一致性檢查等；
4、生成測試矢量，協(xié)助測試工程師完成調試等。
任職資格：
1、電子工程/微電子/材料/信息電子等相關專業(yè)本科及以上學歷，3年及以上工作經驗；
2、具有扎實的數字電路理論基礎，熟悉代碼、驗證、綜合等ASIC設計流程；
3、具有較強的學習能力和團隊協(xié)作精神。
注：聯系我時，請說是在四川人才網上看到的。
工作地點
地址：上海徐匯區(qū)上海-徐匯區(qū)上海貝嶺810號
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
職位發(fā)布者
HR
上海貝嶺股份有限公司
-
電子技術·半導體·集成電路
-
1000人以上
-
股份制企業(yè)
-
宜山路810號
